Ideen om, at alle kan bestille specialfremstillet silicium uden at sprænge budgettet, lyder ikke længere som science fiction: wafer.space tilbyder en måde at lave dine egne chips til en pris af $7 pr. terning Udnyttelse af fælles kørsel på en moden og dokumenteret teknologi. Tilgangen minder om det, der engang var ment som billigere printkort, men anvendt inden for integrerede kredsløb.
I denne analyse forklarer vi i detaljer, hvordan initiativet fungerer, hvad den første test på GF180MCU-platformen tilbyder, hvad du skal bruge for at uploade dit design, og hvilken rolle RISC-V kan spille, hvis du vil integrere en open source-processor i din chip. Vi sætter også denne bevægelse i kontekst i lyset af kapløbet om at fremstille halvledere til AI., med millionprojekter som dem, der er forbundet med OpenAI, TSMC og store internationale fonde.
Hvad foreslår wafer.space, og hvorfor tales der om $7 per diem?
wafer.space har åbnet sin første fælles produktionsserie på GF180MCU-teknologi med en købsfrist den 28. november 2025. Den officielle beskrivelse sammenligner det med en "OSH-park for silicium".Du deler waferen med andre, optimerer omkostningerne og modtager dine fremstillede dies til en pris, der er langt under en traditionel privat produktion.
"$7 per die"-krogen indkapsler ambitionen: at bringe silicium tættere på udviklere, laboratorier og små virksomheder, der tidligere kun kunne prototype på FPGA'er. Nøglen ligger i shuttle-modellen eller fællesløbet, hvor flere designs paneleres på en enkelt wafer for at sprede maske- og procesomkostninger.
Tilbuddet er organiseret via en CrowdSupply-kampagneside for "GF180MCU Run 1", hvor reservation og køb foretages. Du kan tjekke det ud på https://www.crowdsupply.com/wafer-space/gf180mcu-run-1/, indgangspunktet for at finde ud af mere om kvoter, specifikationer og tidsplanen.
For de interesserede er GF180MCU en 180nm-proces med offentligt dokumenterede materialer og biblioteker; dens åbne PDK er tilgængelig på https://gf180mcu-pdk.readthedocs.io/. Tilgængeligheden af standardiseret dokumentation og celler gør et designflow baseret på open source-værktøjer levedygtigt., hvilket yderligere reducerer adgangsbarrieren for små teams.
Sådan fungerer GF180MCU-samløbet
Mekanismen er enkel: du leverer et design på op til 20 mm2 til GF180MCU-teknologi, og når waferen er fremstillet, modtager du 1.000 stykker svarende til din blok. Dette overfladeareal, 20 mm2, angiv områdebudgettet for logik, hukommelse, pads og enhver IP, du integrerer; er en generøs grænse for controllere, specifikke ASIC'er eller brugerdefinerede mikrocontrollere med acceleratorer.
En interessant detalje er, at du ikke behøver at starte helt forfra. Du kan bruge en eksisterende skabelon eller bygge chippen helt fra bunden., baseret på din erfaring, tidsramme og ambition. Dette fremskynder time-to-silicium for dem, der ønsker at iterere hurtigt uden at tage risici første gang.
Med hensyn til værktøjer binder initiativet dig ikke til et enkelt økosystem: open source-pakker som LibreLane, Magic eller KLayout understøttes, såvel som proprietære arbejdsgange, hvis du allerede er en del af et virksomhedsmiljø. Værktøjsfleksibilitet undgår friktion og gør det muligt at tilpasse flowet til hvert teams evner., uanset om du foretrækker community-scripts og -værktøjer eller kommercielle EDA-licenser.
En anden fordel er, at der ikke kræves nogen pad-ring eller dedikeret administrations-CPU til levering. Dette forenkler den logiske pakning af designet og undgår bindinger til specifikke platforme., noget meget nyttigt, når målet er at inkorporere det minimale essentielle for at validere ideen i silicium.
Tidslinjen er klar: købsfristen er den 28. november 2025, et tilstrækkeligt langt vindue til at forberede netlisten, verificere og fysisk lukke kontrakten. Denne milepæl markerer afslutningen af inkluderingen i den delte wafer.Fra da af følger fremstilling og testning støberiets tidsplan.
Designværktøjer: Fra KLayout og Magic til Open Flows
GF180MCU PDK, som er tilgængelig i støberiets offentlige dokumentation, tilbyder en række designmuligheder. Værktøjer som Magic og KLayout er benchmarks for layout og visuel gennemgang., med meget aktive fællesskaber og rigelige eksempler på anvendelse i modne processer.
For synteseautomatisering og place & route peger referencen til LibreLane på en strøm af integrerede åbne værktøjer med scripts til at overføre fra RTL til GDS. Denne tilgang er attraktiv, hvis du ønsker reproducerbarhed og CI-pipelines.Det samme script, der kører på din bærbare computer, kan køre på en server og give det samme resultat.
Hvis du allerede arbejder med kommerciel EDA, er du ikke begrænset: du kan bruge din proprietære arbejdsgang til formel verifikation, timing og fysisk afslutning og eksportere den endelige GDS, der er kompatibel med GF180MCU. PDK'ens kompatibilitet med markedsværktøjer sikrer, at virksomheder ikke behøver at omskole teams. eller genskabe biblioteker fra bunden.
Et praktisk tip til små teams: start med en verificeret minimalistisk skabelon eller SoC, tilføj din IP, og valider med aggressive testbænke. Priserne på shuttle-transport er konkurrencedygtige, men hver omgang silicium kræver stadig verifikationsdisciplin.; at investere tid i testning vil spare dig problemer efter tape-out'en.
RISC-V som en arkitektur klar til integration
Hvis din chip kræver en indlejret processor, er RISC-V den naturlige kandidat. Det er en modulær, udvidelig, licensfri instruktionssætarkitektur, der blev født i Berkeley og nu er blevet implementeret i en bred vifte af produkter. Eksemplerne spænder fra CH32V003-mikrocontrollere til $0,10 til paneuropæiske supercomputerinitiativer., helt op til 64-kernede arbejdsstationer ved 2 GHz i det professionelle felt.
RISC-V passer rigtig godt i to nyttige scenarier til denne type kørsel: som en soft core i en FPGA til rapid prototyping, og som en indlejret CPU i din 180nm SoC til kontrol og generelle opgaver. Selv som en højtydende software virtuel maskine har RISC-V vist alsidighed., så du kan validere din softwarestak, før du har det rigtige silicium.
Derudover gør det åbne økosystem det nemt at genbruge værktøjskæder, debuggere og RTOS uden licensafhængigheder. For mere information og ressourcer, se den officielle hjemmeside https://riscv.org, et godt udgangspunkt for at vælge en kerne, udvidelser og softwaresupport.
Datoer, mængder, areal og krav: det væsentlige
For at opsummere tilbuddet: Du har indtil den 28. november 2025 til at foretage dit køb og sikre dig din plads på den delte GF180MCU-wafer. Designet kan tage op til 20 mm2 og efter fremstillingen modtager du 1.000 enheder, en ideel mængde til validering, interne udviklingskits eller første demoer for kunder.
Metoden kræver ikke en fast pad-ring eller styringscontroller, hvilket giver dig friheden til at prioritere din logik eller IP. Du kan starte med en eksisterende skabelon for at minimere risici eller bygge alt specialfremstillet, hvis dit team allerede har erfaring. i fysiske lukninger og verifikation.
I støbeskeen kombinerer de åbne værktøjer som LibreLane, Magic og KLayout med proprietære værktøjer, så længe resultatet er en GDS og verifikation i overensstemmelse med 180nm PDK. Den offentlige dokumentation for GF180MCU PDK på https://gf180mcu-pdk.readthedocs.io/ er nøglen til at afklare enhver tvivl. om designregler, lag, biblioteker og elektriske parametre.
Og ja, budskabet, der går gennem fællesskabet – “7 dollars pr. terning” – forstås bedst i forbindelse med et fælles løb: Det handler om at demokratisere adgangen til silicium ved at antage, at man deler wafere og omkostninger med andre designs., en gennemprøvet model, der bringer den samarbejdsfilosofi, der allerede har været succesfuld inden for printkortproduktion, til chippen.
Den industrielle kontekst: fra en "OSH-park for silicium" til AI-chipdille
Mens initiativer som wafer.space skubber adgangen til silicium horisontalt, flyttes bjerge af kapital i den anden ende af spektret for at sikre næste generations, AI-fokuseret produktionskapacitet. Ifølge flere rapporter har OpenAIs administrerende direktør, Sam Altman, lanceret en fundraiser for at opbygge et netværk af fabrikker og sikre brugerdefinerede chips til sine modeller..
I et af de offentliggjorte forslag ville de primære interesserede parter være G42 (et AI-konglomerat fra Abu Dhabi) og SoftBank Group (ejer af ARM), med en anslået investering på mellem 8.000 og 10.000 milliarder dollars i implementering af tilpassede funktioner. Parallelt hermed er det blevet rapporteret, at forhandlingerne vil indbringe mellem fem og syv milliarder dollars. har til formål at udvide den globale AI-fokuserede halvlederinfrastruktur dramatisk.
Disse svimlende figurer står i kontrast til ånden i en tilgængelig shuttle, men de tegner den samme baggrund: Efterspørgslen efter AI-databehandling er begrænset af mangel på GPU'er, afgørende for træning og kørsel af store modeller på grund af deres evne til at udføre matrixmultiplikationer parallelt.
I dette scenarie er TSMC – verdens største uafhængige producent – et industrielt omdrejningspunkt, som virksomheder som Nvidia, Apple, Intel og AMD er afhængige af for at producere SoC'er, CPU'er og GPU'er. Deltagelsen af TSMC og internationale investorer som f.eks. UAE understreger den strategiske karakter af fremstillingsindustrien., med åbenlyse geopolitiske og regulatoriske implikationer.
USA, der er bevidste om halvledernes betydning i den digitale økonomi og den nationale sikkerhed, har øget den indenlandske støtte: Biden-administrationen har annonceret 5.000 milliarder dollars til forskning og udvikling inden for halvlederteknologier. og har øget kontrollen med udenlandske investeringer i kritiske sektorer. Samtidig investerer TSMC 40.000 milliarder dollars i sin fabrik i Arizona, en af de største udenlandske kapitalinvesteringer i landets historie.
For dem, der vil udnytte GF180MCU, er denne makrotrend vigtig, fordi den stabiliserer forsyningskæder, forkorter leveringstider og fremmer standardiseringen af åbne PDK'er. Eksistensen af en "lavpris" prototypebane konkurrerer ikke med den "høje ende" af 5 nm og 3 nm, men begge verdener giver tilbagemeldinger og styrker økosystemet.
Praktiske tips til at komme til tiden til optagelserne
Organiser projektet i to baner: specifikation og verifikation på den ene side og fysisk afslutning på den anden. Frys instruktionssættet (hvis RISC-V bruges) og definer grænseflader fra starten, for at undgå ændringer i sidste øjeblik, der komplicerer placering og ruter.
Genbrug dokumenteret IP, hvor det giver mening: UART, SPI, I2C, timere og GPIO er ofte tilgængelige i åbne arkiver. Dediker dine ressourcer til differentiatoren (accelerator, filter, DSP, kryptering osv.), og opfind ikke hjulet på ny, når det gælder basale tilbehør.
Automatiser alt hvad du kan med scripts: syntese, P&R, DRC, LVS og GDS-generering. En reproducerbar pipeline reducerer menneskelige fejl og accelererer iterationer. når der opstår regelbrud eller timingproblemer.
Planlæg din opstart nu i forbindelse med post-silicium validering: hvilken pakke du vil bruge, hvordan den får strøm, hvilke testpins du skal bruge, og hvilken minimumsfirmware den skal indlæse første gang. Jo tydeligere din laboratorieplan er, jo mindre tid spilder du, når dine 1.000 dele ankommer..
Wafer.space-bevægelsen bringer silicium til teams i alle størrelser, og den gør det med klare regler: et område på 20 mm2, 1.000 enheder og en deadline den 28. november 2025Med en åben PDK som GF180MCU og tilgængelige værktøjer (LibreLane, Magic, KLayout eller proprietære workflows) er døren åben for mange designs, der i øjeblikket findes i FPGA'er, til at hoppe ind i ASIC-verdenen. I den anden ende af spektret skubber AI-megaprojekter og geopolitiske investeringer i halvledere industrien mod mere kapacitet og bedre processer. Mellem de to yderpunkter bygges en bro, der muliggør innovation nedefra og op uden at miste bølgen, der kommer ovenfra, af syne.