processoren MIPS P8700 er kommet på markedet som en næste generations løsning til at imødekomme de krævende krav fra bilindustrien. Denne 64-bit RISC-V-processor, udviklet af MIPS, skiller sig ud ved sin evne til at skalere op til konfigurationer af 64 klynger, der tilbyder enestående ydeevne i kritiske applikationer såsom avancerede førerassistentsystemer (ADAS) og maskinlæring.
Siden den første meddelelse i 2022 er MIPS P8700 designet med fleksibilitet og storstilet ydeevne i tankerne. Med en native support til floating point-operationer y bit manipulation udvidelser, formår processoren at optimere komplekse opgaver, samtidig med at latensen reduceres betydeligt. Derudover tillader dens arkitektur brugen af komprimerede instruktioner, hvilket letter en mere effektiv behandling.
Innovativ multi-threaded out-of-order arkitektur
Et nøgleaspekt ved MIPS P8700 er dens evne til at udføre instruktioner i tilfældig rækkefølge. Denne teknologi flertrådning ude af drift gør det muligt at administrere flere instruktioner samtidigt, selvom de er afhængige af hinanden. Som et resultat, processoren fremskynder leveringen af resultater og forbedrer ydeevnen ved 60% sammenlignet med traditionelle sekventielle kørsler.
En anden bemærkelsesværdig egenskab er muligheden for at konfigurere op til seks RISC-V kerner pr. klynge, hver med fire I/O-kohærensenheder (IOCU'er). Dette giver den en enorm kapacitet til behandling af ansøgninger der kræver høj computing, fra netværk til maskinlæringssystemer.
Avanceret energistyring og tilpasningsevne
MIPS P8700 indeholder værktøjer til dynamisk energistyring, såsom Cluster Power Controller (CPC), som giver dig mulighed for at justere strømforbruget ud fra systemets behov. Derudover gør uafhængige clock-domæner det nemt at optimere ydeevnen og strømeffektiviteten for kerner, I/O-grænseflader og cache-kohærensmanageren.
Takket være dets konfigurerbare design kan brugerne tilpasse størrelserne på Cache, antallet af kerner og andre funktioner afhængigt af de specifikke applikationskrav. For eksempel er det muligt at tilpasse størrelserne på L1- og L2-cachen med muligheder fra 256 KB til 8 MB, hvilket giver hukommelsesstyring effektivt og sikkert gennem ECC beskyttelse y direkte dataoverførsel mellem caches.
Integration med Mobileye til autonome platforme
MIPS P8700 vil være en af hovedkomponenterne i de autonome køreplatforme mobileye. Dette samarbejde, som går tilbage til 2022, sikrer, at P8700-serien bliver en del af flere EyeQ SoC'er, herunder EyeQ6H og fremtidige EyeQ7-modeller. Denne integration fremhæver potentialet ved P8700 at køre innovation inden for autonome køretøjer og semi-autonome.
Med konfigurationer, der understøtter op til 2048 hardwaretråde og en arkitektur, der sigter mod at optimere cache-kohærens og skalerbarhed, repræsenterer MIPS P8700 et væsentligt skridt mod fremtiden for real-time computersystemer.
MIPS P8700 sætter ikke kun en ny standard inden for behandlingsarkitektur, men styrker også udviklere med avancerede fejlfindingsværktøjer som f.eks. PDTrace og hybride tilstande, som letter problemløsning og accelererer udviklingscyklusser.
Denne innovative processor fremstår som en alsidig og højtydende løsning til så forskellige sektorer som automotive, The maskinlæring, The netværk og højkapacitets indlejrede systemer. MIPS har gjort det klart, at de med P8700 søger at markere en milepæl i, hvordan næste generations computersystemer designes og udføres.